(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-292018

(43)公開日 平成4年(1992)10月16日

(51) Int.Cl.<sup>5</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

H03M 13/00 H04L 1/00 7259-5 J D 6942-5K

1/22

7189-5K

審査請求 未請求 請求項の数1(全 5 頁)

(21)出願番号

特顯平3-80410

(22)出顧日

平成3年(1991)3月20日

(71)出窟人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72)発明者 樋口 静男

横浜市港北区新横浜3-9-18 富士通デ

イジタル・テクノロジ株式会社内

(72)発明者 林 章弘

横浜市港北区新横浜3-9-18 富士通デ

イジタル・テクノロジ株式会社内

(74)代理人 弁理士 柏谷 昭司 (外1名)

# (54) 【発明の名称】 可変CRC発生回路


### (57) 【要約】

【目的】サイクリックコード(CRC)を発生するためのCRC発生回路に関し、CRCの段数と生成多項式とを任意に設定可能にすることを目的とする。

【構成】初段の排他的論理和回路11。と、フリップフ

ロップと、その出力と初段の排色的論理和回路の出力とを入力とする排色的論理和回路と、その出力とフリップフロップの出力とを選択する2:1セレクタとからなるn-1段の演算回路と、最終段のフリップフロップ12とを順次縦続接続したCRC発生部10を設け、その出力と入力データとを初段の排色的論理和回路11。に入力し、デコーダ30を設けて、CRC発生部10のセレクタの選択を設定し、セレクタ40を設けて、出力を取り出す最終段のフリップフロップの選択を設定し、入力データをCRC発生部10に加えて、入力データの終了時にセレクタ40から出力されるCRCを入力データの最後に付加して出力することによって構成する。

#### 本典媒の原理的教室を示す個



1

#### 【特許請求の範囲】

【請求項1】 初段の排他的論理和回路(11。)と、 フリップフロップ(12、~12 - 1)と該フリップフ ロップ(121~12-1)の出力と前記初段の排他的 論理和回路(11。)の出力とを入力とする排他的論理 和回路(111~11.1)と該排他的論理和回路(1 11~11-1)の出力と前記フリップフロップ(12 1~12-1)の出力とを選択する2:1セレクタ(1 31 ~13 -1 ) とからなるn-1段の単位演算回路 と、最終段のフリップフロップ(12 )とを順次縦続 10 に接続してなるCRC発生部(10)と、入力データを 該初段の排他的論理和回路(1 1。)に接続するアンド ゲート(20)と、CRC段数設定信号に応じてCRC 発生部 (10) の前記セレクタ (131~13-1) の 選択を制御するデコーダ (30) と、CRC段数設定信 号に応じて前配各フリップフロップ(121~12 ) の出力を選択するとともに該選択された出力を前記初段 の排他的論理和回路(11e)に帰還するn:1セレク タ(40)と、前記アンドゲート(20)の出力とn: 1セレクタ (40) の出力とを選択する出力2:1セレ 20 クタ (50) と、入力データに応じて前記アンドゲート (20) のオンオフと前記出力2:1セレクタ (50) の選択とを制御するタイミングジェネレータ (60) と を備えたことを特徴とする可変CRC発生回路。

## 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ピットエラー監視のために送信データに付加されるサイクリックコード (CRC) を発生するためのCRC発生回路に関し、特にCRCの段数を任意に変化させることができる可変CRC発 30 生回路に関するものである。

【0002】近年において、データ伝送の分野では高速化、高効率化が指向され、伝送装置における伝送路の収容回線数は増加の一途を辿っている。またこれに伴い、伝送品質の向上が要求されている。このため、伝送装置間におけるデータのアラーム監視やピットエラーの監視が重要になってきている。

【0003】特に、データ伝送時におけるピットエラー の発生を監視するためには、CRCを送信データに付加 し、受信側でこれを用いて受信データにおけるピットエ 40 ラーを検出する方式が、一般に用いられている。

【0004】このようなCRCを発生するためのCRC 発生用回路は、発生するCRCの段数を任意に変化し得 るものであることが要望される。

[0005]

【従来の技術】従来のCRC発生回路は、一般に所要のCRC段数に対応した固定段数の構成を有しており、必要に応じて、その都度、回路構成を行うようにしていた。すなわち、従来のCRC回路は、組み合わせるべき通信装置の要求に合わせて、そのたびに回路を作成しな

ければならなかった。

[0006]

【発明が解決しようとする課題】このように、従来のCRC発生回路においては、それが必要になったとき、所要段数に応じて、その都度回路設計を行って製作しなければならず、時間的無駄を避けられないとともに、装置全体の設計効率を向上する上で妨げになるという問題があった。

2

【0007】本発明は、このような従来技術の課題を解決しようとするものであって、CRC発生回路の製作時における時間的無駄を排除し、設計効率を向上するとともに品質を向上することができる、可変CRC発生回路を提供することを目的としている。

[0008]

【課題を解決するための手段】本発明の可変CRC発生 回路は、初段の排他的論理和回路と、フリップフロップ と、このフリップフロップの出力と初段の排他的論理和 回路の出力とを入力とする排他的論理和回路と、この排 他的論理和回路の出力とフリップフロップの出力とを選 択する2:1セレクタとからなるn-1段の単位演算回 路と、最終段のフリップフロップとを順次縦続に接続し てなるCRC発生部と、入力データを初段の排他的論理 和回路に接続するアンドゲートと、CRC段数設定信号 に応じてCRC発生部の各2:1セレクタの選択を制御 するデコーダと、CRC段数設定信号に応じて各フリッ プフロップの出力を選択するとともに、この選択された 出力を初段の排他的論理和回路に帰還するn:1セレク タと、アンドゲートの出力とn:1セレクタの出力とを 選択する出力2:1セレクタと、入力データに応じてア ンドゲートのオンオフと出力2:1セレクタの選択とを 制御するタイミングジェネレータとを備えたことを特徴 とするものである。

[0009]

【作用】図1は、本発明の原理的構成を示したものである。CRC発生部10は、初段の排他的論理和回路11。と、n-1段の単位演算回路と、最終段のフリップフロップ12 とを順次縦続に接続して構成されている。各単位演算回路は、フリップフロップと、各段のフリップフロップの出力と初段の排他的論理和回路11。の出力とを入力とする各段の排他的論理和回路と、各段の排他的論理和回路の出力と各段のフリップフロップの出力とを選択して出力する各段の2:1セレクタとからなっている。デコーダ30は、CRC段数股定信号に応じてCRC発生部10の各段のセレクタの選択を制御する。n:1セレクタ40は、CRC段数設定信号に応じて指定された段数に対応するフリップフロップから出力を取り出すとともに、この出力を初段の排他的論理和回路11。に保證する。

た。すなわち、従来のCRC回路は、組み合わせるべき 【0010】各段の2:1セレクタは、CRC段数設定 通信装置の要求に合わせて、そのたびに回路を作成しな 50 信号に応じて切り替えられて、前段のフリップフロップ

の出力をそのまま出力するか、または初段の排他的論理 和回路11。の出力と排他的論理和の演算を行って出力 するかを選択されることによって、CRC発生部10は 指定されたCRC生成多項式に従ってCRCを発生し て、n:1セレクタ40から出力する。そして、タイミ ングジェネレータ60の制御に応じて、入力データをア ンドゲート20を経て入力し、出力2:1セレクタ50 を経て出力するとともに、入力データを初段の排他的論 理和回路11。に加えて、CRC発生部10において所 要の演算を行い、入力データが終了したとき、出力2: 1セレクタ50を切り替えて、n:1セレクタ40を経 て発生したCRCを取り出して、入力データと多重して 出力する。

【0011】従って本発明によれば、入力データに応じ てCRCを発生する際に、外部からの信号に応じて、そ の段数と、CRCを発生するための生成多項式とを任意 に設定することができる。

[0012]

【実施例】図2は、本発明の一実施例の構成を示したも のであって、最大8段までのCRCを発生できるCRC 20 発生回路を例示している。10はCRC発生部を示し、 110~117 は8個の排他的論理和 (EX-0R) 回 路、12,~12。はEX-OR回路と同数のフリップ フロップ、131~137 は2段目以降のEX-OR回 路とフリップフロップの間に挿入された7個の2-1セ レクタである。20はアンドゲートである。30は、C RC段数設定信号をデコードするデコーダである。40 はフリップフロップ12、~12。の出力を選択する 8:1セレクタである。50はアンドゲート20の出力 と8:1セレクタ40の出力とを選択する2:1セレク 30 タである。60は、この際のCRC発生のタイミングを 制御するタイミングジェネレータである。また、70は セレクタ50の出力をラッチするフリップフロップであ る.

【0013】図2の回路においては、8次までの生成多 項式に対応可能なように、初段のEX-OR回路11。 と、フリップフロップとEX-OR回路と2:1セレク\*  $P(X) = X^{6} + X^{4} + X^{3} + 1$ 

であったときは、図2に示されるように、2-1セレク 40 タ131,134 が"1"側に切り替えられ、2-1セレ クタ131.132.135 が"0" 側に切り替えられると ともに、6段目のフリップフロップ12。の出力 fが 8:1セレクタ40を経て出力pに接続されることによ って、生成多項式(1) に対応する演算結果の出力が8: 1セレクタ40から出力される状態となる。

【0016】初期状態において、各フリップフロップ1 2: ~12: はリセット信号によって出力"0"の状態 にリセットされる。 タイミングジェネレータ 6 0 は、は

★タとからなる単位回路を7組と、最終段のフリップフロ ップ12。とを有している。2段目以降の単位回路の 2:1セレクタは、前段のフリップフロップの出力を直 接入力するかまたはEX-OR回路を経て入力するかの 切り替えを行う。2段目以降のEX-OR回路には、そ れぞれの前段のフリップフロップの出力と、初段のEX -OR回路11。の出力とが入力される。初段のEX-OR回路11。には、アンドゲート20の出力と8:1 セレクタ40からのCRC演算結果の出力とが入力さ 10 れ、アンドゲート20には、入力データとCRC発生の タイミングを定めるタイミングジェネレータ60の出力 とが入力される。デコーダ30はCRC段数設定信号に 応じて各段のセレクタ131~137を、例えば設定信 号が"0"のときは直接、それぞれの前段のフリップフ ロップの出力を選択し、"1"のときはEX-OR回路 を介して、前段のフリップフロップの出力を選択するよ うに設定する。また8:1セレクタ40は、CRC段数 設定信号に応じて、フリップフロップ12: ~12: の 出力a~hのうち、所望の生成多項式に対応する最終段 のフリップフロップの出力を選択する。2:1セレクタ 50は、タイミングジェネレータ60の出力に応じて、 アンドゲート20の出力と、8:1セレクタ40の出力 とを選択して出力する。さらにフリップフロップ70 は、クロックに応じて2:1セレクタ50の出力をラッ チすることによって、CRCが付加された出力データを 発生する。

【0014】デコーダ30は、CRC段数設定信号に応 じてセレクト信号を発生することによって、セレクタ1 3」~137をCRCの生成多項式に対応して切り替え て、所望の段数のCRCを発生する回路状態に設定す る。また8:1セレクタ40は、CRC段数設定信号に 応じて切り替えられて、フリップフロップ12~~12 a のうち、所望の段数のCRCを発生する段終段のフリ ップフロップの出力を選択する。

【0015】例えば6段のCRCであって、生成多項式

...(1)

50を制御してアンドゲート20の出力を選択させる。 この状態では、入力データがアンドゲート20,2:1 セレクタ50を経て出力され、フリップフロップ70で 波形整形されて出力される。

【0017】入力データはアンドゲート20を経て初段 のEX-OR回路11。にも入力される。EX-OR回 路11。は、入力データと8:1セレクタ40からのC RC演算結果の出力pとの排他的論理和の演算を行って 出力を発生し、その出力はクロックに応じてフリップフ ロップ12」にラッチされるとともに、この出力は、各 じめアンドゲート20を関くとともに、2:1セレクタ 50 EX-OR回路11, ~11, 0それぞれの一方の入力

5

に加えられる。2:1セレクタ131,132は"0"側 に設定されているので、フリップフロップ121の出力 aは、クロックに応じて順次、フリップフロップ121、 12: にセットされて、出力b, cを生じる。セレクタ 131,131は"1"側に設定されているので、フリッ ブフロップ 1 2g の出力 cは、EX-OR回路 1 1g に おいてEX-OR回路11。の出力と排他的論理和の演 算を行われたのち、クロックに応じてフリップフロップ 12, にセットされる。さらにフリップフロップ12, の出力dは、EX-OR回路114においてEX-OR 10 品質の向上を図ることができるようになる。本発明は、 回路11。の出力と排他的論理和の演算を行われたの ち、クロックに応じてフリップフロップ125 にセット される。次のセレクタ13 は "0" 側に設定されてい るので、フリップフロップ125 の出力eは、クロック に応じて、次段のフリップフロップ12。 にセットされ る。8:1セレクタ40は、フリップフロップ12。の 出力fを選択して、出力pを生じる。このような演算が 入力データに応じて、連続して行われている。

【0018】入力データが終了したとき、タイミングジ ェネレータ60は、アンドゲート20を閉じるととも 20 に、2:1セレクタ50を8:1セレクタ40側に切り 替える。これによってCRC演算部10において演算さ れていたCRCが、フリップフロップ12。から8:1 セレクタ40および2:1セレクタ50を経て出力さ れ、フリップフロップ70によって波形整形されて出力 されることによって、入力データの最後に所望の6段の CRCが付加される。

[0019]

【発明の効果】以上説明したように本発明の可変CRC 発生回路によれば、CRC段数設定信号を入力すること によって、CRCの発生段数とCRC発生のための生成 多項式とに応じて、任意に回路状態を設定してCRCの 発生を行うことができるので、、従来のようにCRC発 生回路が必要になったとき、その都度回路を考えて製作 する必要がなく、時間的無駄を省いて、設計効率を向上 させることができるとともに、装置の標準化によって、 データ伝送の分野に限らず、データを扱う際に一般的に 使用することが可能であり、従って広い分野において、 伝送信号の品質向上に寄与することができるようにな る.

6


#### 【図面の簡単な説明】


【図1】本発明の原理的構成を示す図である。 【図2】本発明の一実施例の構成を示す図である。 【符号の説明】

- 10 CRC発生部
- 11。~11-1 排他的論理和回路
  - 121~12 フリップフロップ
  - 131~13-1 2:1セレクタ
  - 20 アンドゲート
  - 30 デコーダ
  - 40 n:1セレクタ
  - 50 出力2:1セレクタ
  - 60 タイミングジェネレータ

【図1】

【図2】





PAT-NO:

JP404292018A

DOCUMENT-IDENTIFIER: JP 04292018 A

TITLE:

VARIABLE CRC GENERATION CIRCUIT

**PUBN-DATE**:

October 16, 1992

**INVENTOR-INFORMATION:** 

NAME

HIGUCHI, SHIZUO

HAYASHI, AKIHIRO

ASSIGNEE-INFORMATION:

NAME

**COUNTRY** 

**FUJITSU LTD** 

N/A

APPL-NO:

JP03080410

APPL-DATE:

March 20, 1991

INT-CL (IPC): H03M013/00, H04L001/00, H04L001/22

US-CL-CURRENT: 714/758

ABSTRACT:

PURPOSE: To optionally set the number of the stages of a CRC and a

generated

polynominal.

CONSTITUTION: A CRC generating part 10 in which the arithmetic circuit of

(n-1)-stages consisting of the exclusive logical sum circuit 11<SB>0</SB> of a

first stage, a flip flop, the exclusive logical sum circuit whose input is the output of the flip flop and the output of the exclusive logical sum circuit of the first stage, and a 2:1 selector to select the output of said exclusive logical sum circuit and the output of the flip flop, and the flip flop 12<SB>n</SB> of a final stage are cascade- connected successively is provided.

Then, its output and the input data are inputted to the exclusive logical sum circuit 11<SB>0</SB>, and a decoder 30 is provided so that the selection of the

selector of the CRC generating part 10 is set, and the selector 40 is provided so that the selection of the flip flop of the final stage from which the output is taken out is set, and the input data is supplied to the CRC generating part 10, and the CRC outputted from the selector 40 at the time of the end of the input data is added to the rear of the input data, and is outputted.

COPYRIGHT: (C)1992, JPO& Japio